2026年5月27日至29日，为期两天的CSPT×iTGV 2026半导体封装测试暨玻璃基板生态展在无锡国际会议中心圆满落下帷幕。本届展会以“链接芯生态·智创新机遇”为主题，聚焦先进封装技术创新与玻璃基板生态构建，集中展示了Chiplet、3D堆叠、混合键合等前沿技术的最新产业化成果，成为亚太地区半导体封测与玻璃基板产业的年度风向标。
作为国内除泡品类开创者与先进封装制程设备核心供应商，南京屹立芯创半导体科技有限公司携应力消除SRS系统、晶圆级真空贴压膜系统、多领域真空压力除泡系统三大核心技术矩阵亮相F07展台。凭借深厚的技术积累与成熟的量产解决方案，屹立芯创在本次盛会上荣获CSPT Awards 2026封装测试大奖，成为本届展会最受瞩目的本土设备企业之一。
AI算力狂飙，先进封装迎来“良率大考”
随着大模型训练与推理需求呈指数级增长，AI芯片正朝着更高集成度、更高带宽、更低功耗的方向加速演进。从2D平面封装到2.5D中介层集成，再到3D垂直堆叠，芯片封装技术已从传统的“保护外壳”转变为决定系统性能的核心要素。CoWoS、HBM、混合键合等先进技术的广泛应用，使得Bump尺寸从微米级向亚微米级甚至纳米级迈进，互连密度提升上万倍。
然而，性能飞跃的背后，工艺挑战同步升级。在多层堆叠架构中，任何微小的工艺缺陷都可能被放大为灾难性失效。特别是微米级气泡和应力，已成为制约2.5D/3D IC量产良率的两大“隐形杀手”：
l 气泡缺陷：超薄芯片（<50μm）堆叠、底部填胶、环氧树脂模塑等工艺中，残留的微米级气泡会削弱界面结合强度，阻塞散热路径，在温度循环中膨胀引发芯片裂纹或界面剥离。
l 应力与翘曲：不同材料热膨胀系数的差异及键合、加热过程中的温度不均，导致晶圆翘曲和内部应力累积。混合键合工艺中，预键合阶段看似微小的界面间隙或边缘翘曲，经高温退火后会被放大为不可逆的空洞、裂纹甚至整片失效。
行业数据显示，先进封装良率每下降1%，制造成本将上升5%-10%。对于16层HBM堆叠这样的复杂结构，总良率可能降至90%以下，严重制约AI芯片的规模化量产和成本控制。
三大核心技术矩阵，系统性解决制程瓶颈
屹立芯创本次展出的三大量产设备，分别从界面应力控制、无泡贴膜填覆和全域除泡三个维度，直击工艺痛点。
l 采用独创的“多重多段真空压力切换”专利技术，在高温环境下通过阶梯式真空–压力震荡循环，迫使气泡逐级压缩、破裂并高效排出介质。该系统可显著清除芯片粘接、底部填充、封装灌封等半导体封装工序中残留的气体，将空洞率控制在极低水平，从源头规避界面分层、散热失效等可靠性风险。尤其适配多层芯片堆叠、HBM等高端制造场景，并可精准对应2.5D/3D、CoWoS、TGV、混合键合等先进制程中的除泡需求，有力保障量产良率的稳定提升。
l 晶圆级真空贴压膜解决方案：，以“弹性气囊震荡式压合”专利技术为核心，实现1:20高深宽比结构（如Trench/TSV/TGV等）完全填覆，兼容光刻型/非光刻型干膜等各类主流膜材，解决传统工艺贴膜不均、气泡夹带、边缘破损等问题。系统工艺稳定性优异，可与产线自动化系统无缝对接，满足Fan-out、TSV、RDL等先进封装制程标准。
l 应力释放SRS系统：针对混合键合制程核心痛点，屹立芯创采用“热塑性形变+应力松弛+真空环境”三位一体架构。通过热塑性形变使表面平整，通过应力松弛释放畸变能，再以真空保证界面纯净，将“机械接触”升级为“分子级键合预备态”。后续退火时，原子扩散激活能降低，工艺窗口拓宽，良率与可靠性显著提升。
以智驭热，以创克力——持续赋能先进封装量产之路
在CSPT 2026同期举办的“2.5D/3D IC集成与封装大会”专题论坛上，屹立芯创技术代表发表了题为《提升堆叠良率：针对先进封装技术的除泡与热压方案》的主题演讲，深度剖析AI高算力时代先进封装面临的工艺挑战，并系统展示了公司在气泡消除、晶圆级真空贴压膜及混合键合应力管理领域的全栈解决方案，引发与会行业专家的广泛关注。
CSPT 2026虽已收官，但屹立芯创对先进封装良率提升的技术探索与产业实践仍将向纵深推进。公司始终以热流与气压技术平台为根基，深耕半导体、汽车电子、AI计算及新能源等前沿领域，以更加成熟可靠的制程方案助力客户实现从工艺验证到规模量产的稳健跨越。屹立芯创将继续秉持“优先让客户成功”的理念，深化除泡与应力管理领域的技术创新，加强产业链上下游协同，为全球客户提供更优质、高效的解决方案，助力中国半导体产业实现高质量发展。
