CoPoS（Chip-On-Package-On-Substrate）是一种新兴的面板级先进封装技术，其核心在于将芯片通过倒装焊（Flip-Chip）安装在具有双面重分布层（RDL）的玻璃基板上，再整体作为封装基板贴装到PCB上，形成“芯片-封装-载板”三级结构。台积电是CoPoS主要的量产倡导者，且业内正在退而求其次拥抱这一尺寸。5月29日，iTGV2026扇出面板级封装合作论坛汇聚当今最强的供应链讲述这一技术的动静。
这一架构中，玻璃基板作为中介层介质，兼具低介电常数、优异平整度和接近硅的热膨胀系数，使得其在高密互联和热稳定性上具有明显优势 。下图展示了典型的玻璃核心封装结构，其中芯片通过微凸点焊接到玻璃基板一侧的RDL上，玻璃基板两面均布置有铜互连层，贯穿玻璃的TGV（Through-Glass Via）实现了上下RDL的电气连接，为上下器件提供高密度垂直互联 。
在工艺上，COPOS通常采用大型矩形面板（如310mm×3100mm到700mm×700mm）替代传统圆形晶圆，显著提高了产能利用率。例如，700mm×700mm的面板基板面积约为12英寸晶圆的8倍，从而获得近8倍的产量增益 。
面板级工艺流程包括：玻璃基板选型并进行清洗处理；TGV成孔（如激光打孔或蚀刻）并金属化（铜填充）；在玻璃两面交替沉积绝缘层（如聚酰亚胺）和覆铜层构筑2μm RDL；最后在玻璃上键合倒装芯片并施加封装（Underfill），通过玻璃基板底面的BGA球阵列与PCB板连接。
2030年半导体行业的标配不仅要拥有最先进的工艺，还要拥有尖端的先进封装技术：2.5D（CoWoS、EMIB）、3D（SoIC、Foveros、X-Cube）、混合键合、面板级封装技术（CoPoS/FOPLP）、CPO、背面电源、大尺寸玻璃基板（200mmX200mm-300mmX300m）等所有选项才能吸引客户。对于一块量产级别的310*310mm玻璃芯基板，需要的标准参数如下：
· 厚度500微米的玻璃，孔直径30微米；
· 激光诱导蚀刻40万个TGV通孔，不能有任何漏孔，每个直通孔形状一模一样，不能是X形和漏斗形；
· 深宽比1:15，需要PVD与电镀同时满足，铜与玻璃结合力10N/cm，电镀不能有任何气泡的存在。
这就需要基板尺寸在初期310*310mm 时需要37-40万个孔，月需求1000-2000片；TGV中期510*515mm的玻璃基板需要115-165万孔，月需求6000-10000片。
值得注意的是，通过玻璃基板可实现亚50μm级的走线线宽线距，Intel的“10-2-10”玻璃基板原型中就实现了45μm微间距互联 ，但这仍需要精进到30μm以下才能满足量产标准。此外，玻璃基板对比有机板可容纳更高的I/O密度且信号损耗更低，有研究表明玻璃介电常数仅为硅的约1/3、损耗因子远低于有机基板，可以支持数百GHz级的高速信号传输 。
在热管理方面，玻璃的热导率较低（约0.9 W/mK），相比硅（≈149 W/mK）或金属导热材料要差，但低热膨胀（CTE ~5–9 ppm/°C）有助于减小整体翘曲。在封装中通常需额外设计散热器或导热层来辅助散热。玻璃基板天然平整度极佳，翘曲度大幅低于传统有机基板（约降低60% ），使得后续封装和光刻工艺更加容易，同时降低了飞针测试和贴装过程中的缺陷率。
由齐道长主编调研的《半导体封装玻璃基板技术与市场报告（二）》将于2026年3月首发售卖，iTGV2026现场加印。汇聚了2025年-2030年代全球主流大厂的最新技术突破与预研报告，100000字丰富资料，数千人翘首以盼，欢迎预约广告位置在封面、底封和内页。
材料与可靠性挑战
尽管COPOS在电学和结构上具有显著优势，但玻璃与其高密度互联亦面临多重材料可靠性挑战。首先，玻璃作为脆性材料对应力极为敏感，尤其是在工艺制备和切割过程中易发生裂纹。
在RDL制程中，由于玻璃与覆铜层之间存在CTE差异，加之多层聚合物和金属的热循环，内部会产生复杂的热力学应力场 。报告指出，厚玻璃板在施加多层RDL时会出现弯曲，当其厚度较薄时易于裂断；板材分割（切割或划片）过程更可能诱发微裂缝 。为了降低翘曲，工艺设计上需对称构造各层材料，并选用低CTE匹配胶粘剂，或通过薄化玻璃厚度、贴片加固等手段进行翘曲控制 。
其次，贯穿玻璃的TGV工艺也带来了可靠性隐患。TGV通常采用激光或化学蚀刻成孔后进行铜或其它金属填充。然而，玻璃与金属的粘附力、填充均匀性等都是挑战。研究指出，TGV常见失效模式包括玻璃基体的径向或环向裂纹、金属填充凸出、玻璃-金属界面的脱粘或滑移等 。
例如，在热循环或电迁移条件下，铜经过固化退火后会产生残余应力（可能高达400°C后退火），易引发这些失效形式 。为了提升TGV可靠性，需要优选低CTE填充材料、优化填孔工艺以及后续良好的退火控制等综合手段。
此外，高密度互连下的电性能问题也不容忽视。玻璃的介电常数低、损耗低有利于高速信号，但大量RDL和Via也可能引入信号串扰及电源完整性（PDN）挑战。在COPOS封装中，为了保证电源平稳传输，通常在玻璃RDL中布置多层电源平面、嵌入去耦电容或采用硅桥等微桥方案，实现局部微区低阻抗路径 。对于信号完整性，需要进行系统级的SI/PI仿真，将大面板互连视为全局网络，并合理布线／回路规划，以避免过度寄生和反射。
在环境和工艺可靠性方面，大尺寸玻璃板对湿敏性和再流工艺也提出了更高要求。由于封装尺寸增大，MOISTURE SENSITIVITY LEVEL（MSL）控制必须更加严格 ；同时大面板重叠时需控制回流工艺参数，以免层间剥离或泡孔。
总的来说，在高密度COPOS结构中，翘曲控制、材料应力管理、TGV均匀性及界面结合强度等成为关键关注点。iTGV玻璃基板供应链储备了AI芯片设计与先进封装互联的预研技术与成品芯片，正在带领上下游加码破题、从实验室走向炼厂。玻璃本身不是问题，问题在于封装上的系统协调。
最新应用与案例
英特尔近年来大力推进玻璃基板封装技术。2026年NEPCON日本展会上，Intel展示了其“10-2-10”玻璃封装原型：双层玻璃核心共1.6mm厚，双面各有10层高密度RDL，互连间距可达45μm，实现了近2000mm²的芯片布线面积，接近双倍传统Reticle尺寸 。该方案保持了近乎零翘曲（全尺寸封装翘曲<20μm ），并直接在玻璃结构中集成了EMIB硅桥，实现加速芯片与HBM间的通信，总片面积接近1716mm² 。这一突破使Intel能够将更多芯片集成于单一封装，显著提高了AI加速器运算密度 。Intel计划在亚利桑那厂量产玻璃基板，其“Foundry-first”战略表明公司将对标台积电，为片上系统和大型AI芯片提供差异化封装方案 。
最大代工厂与伙伴
目前，台积电正与全球玻璃巨头康宁（Corning）紧密合作验证玻璃面板制程。同时，台积电（TSMC）也在推动CoPoS开发与建厂。
除了英特尔直接祭出玻璃基AI芯片外，全球其他一切对手尚处于玻璃基板技术处于研究阶段。英特尔将于台积电合作试产下一代AI玻璃芯片。台湾半导体产业链在CoPoS与先进封装的浪潮中，不仅提供代工服务，更在设备开发、材料供应与测试验证上展现了强大的技术护城河，台积电做完全球技术领导者主导CoPoS标准。TSMC计划于2026年建立CoPoS试生产线，目标应用于AI/HPC封装，并计划在2028年实现量产 。
台积电在2026年资本支出预计落在520亿至560亿美元之间，大量投资于先进封装。台积电子公司采钰妹妹专精于光学元件封装，2026年将承担台积电首条CoPoS实验线的运作任务，是技术开发初期的重要据点。日月光投控其先进封装产能将在2026年底提升至20 Kwpm，ASE在高雄已有300×300mm面板级封装产线投入量产 。，并积极推动自有的FoCoS面板级封装方案（600x600mm规格）。
这些案例共同表明，封测龙头和代工巨头正加速部署面板级、高密度封装技术，以满足AI时代对大尺寸芯片和高带宽封装的需求。
明面上英伟达对于玻璃基板没有走漏任何官方信息，实际上英伟达是玻璃基板最大的用户，路线是渐进式整合光电互连从网络硬件光子开始逐步扩散到GPU与加速卡内部。2030年代确定无疑使用玻璃基板，并且在250mmX250mm尺寸面板级集成，集成 GPU，还可支持加速器、AI ASIC、网络交换芯片的一体封装。 随着光通信需求暴涨，NVIDIA 公布将在 AI GPU 集群中采用硅光子/Co-Packaged Optics (CPO) 进行高速骨干互连（例如数据中心 800G+／Tbps 级链路）。
2030 附近，iTGV玻璃基板供应链联盟成员预测玻璃基板将不仅仅是电互连中介层，还将允许光子通道与电通道同板集成，实现更高带宽／更低延迟的芯片间互连。业内有学术方向提出在大面积玻璃板上做波导和光切换网络。 长远趋势可能包括板内被动元件与光模块直接集成，如封装级调制器、探测器、电感、电容等，提高系统集成度。
2030年，英伟达预计销售首批玻璃基板+硅光子 AI 加速卡可能出现在超级计算和大型数据中心级别。提供比传统电互连更低延迟、更高带宽的跨芯片通信解决方案，有利于大规模分布式训练。
当前英伟达AI芯片如 Blackwell、Hopper、B 系列等仍主要依赖台积电等先进封装（如 CoWoS / CoWoS-L），通过重布线层（RDL）+ 硅中介层集成高带宽内存（HBM）与GPU核心。 整个AI封装产业对基板的需求爆发，ABF基板产能成为瓶颈（英伟达是大客户）。2026年1月也有台媒报道英伟达将在 "Rubin" GPU 的下一代 —— 预计 2028 年登场的 "Feynman"上导入英特尔代工的先进制程与先进封装技术。不过，两大厂心态相似，量少、低阶、非核心为主要策略，不影响与台积电的台作关系，也就是说，虽采行双代工模式，力求量产风险降至最低。
行业观察认为，玻璃基板AI 产品的商业化落地可能在 2026年底~2027 年初推进，优先落地于最核心的超大规模服务器 GPU/ASIC。 也就是说，2026 Rubin 将不使用玻璃基板。2028年Feynman 或采用玻璃基板作为过渡，从架构 GPU、扩展 HBM4 规格启动光子互连测试、玻璃基板试点量产。
2028年前后，英伟达下一代AI芯片采用台积电A16先进制程与SoIC 3D堆叠技术,同时将与台积电CoPoS面板级封装厂高度协同。CoPoS 是玻璃面板上超大尺寸中介层+极高层数 RDL+多 GPU Die + HBM+光电共封接口+背面供电技术（Backside Power Delivery, BSPDN）的超级组合，为英伟达怪兽级 AI 芯片准备的系统级封装平台。 CoPoS 的良率，直接决定英伟达出货量。因此双方要一起推进大尺寸TGV基板、玻璃中介层/混合中介层的研发，为 CoPoS-L / CoPoS-G 准备材料体系。英伟达需设计更大 Die 间距、更高 I/O 密度，为光电接口预留物理窗口。如果采纳英特尔先进封装技术，那么英伟达的下一代GPU部分产品将包括EMIB和Foveros技术和玻璃基板的影子，以支持AI和高性能计算领域的可扩展多芯片集成 ，英特尔目标2028年后目标实现120x180mm以上的超大封装，硅含量超过12倍光罩尺寸。根据行业分析，Feynman GPU的核心面积预计约为750平方毫米，整卡将采用四芯整合封装设计，中介层面积约4800平方毫米。
2028年后的AI芯片是多 GPU Die + 多堆 HBM站在一个巨大的中介层‘城市广场’上。中介层尺寸向 200×200mm到250×250mm 推进。GPU Die不再追求单颗极限面积，而是追求 并行 + 互连效率；NVLink中介层内互连带宽过渡到面板级封装互连，并在2030年玻璃基板上为 CPO / 硅光子预留边缘区。
产业趋势分析
随着生成式AI、自动驾驶、数据中心等需求爆发，AI芯片算力的提升迫使先进封装成为摩尔定律外提升性能的关键途径。市场研究机构预期，2025–2030年全球玻璃基板需求年复合增长率将超过10%，尤其在HBM（高带宽存储器）与逻辑芯片封装领域的需求增速可达33% 。
据MarketsandMarkets预测，全球玻璃基板市场规模将从2023年的71亿美元增长至2028年的84亿美元 。在中国，相关上市公司已经形成了从材料、设备到封测一体的产业链布局，头部厂商如Intel与康宁、三星与旗下显示/机电部门合作，日月光、通富微电、长电科技等协同供应链伙伴，共同推进玻璃基板生态 。
